NONVOLATILE SEMICONDUCTOR MEMORY

Patent number:

JP5109291

Publication date:

1993-04-30

Inventor:

TANAKA TOMOHARU; others: 04

Applicant:

TOSHIBA CORP

Classification: - international:

G11C16/06

- european:

Application number:


JP19910264908 19911014

Priority number(s):

Abstract of JP5109291

PURPOSE:To provide an EEPROM of a command system making reliability high by preventing erroneous write or erroneous erase due to the fluctuation of power supply voltage.

CONSTITUTION: This memory has a command register 5 generating and holding various operation commands to a memory cell alley 1 in accordance with input data. When a power supply voltage detection circuit 6 detects the abnormality of the power supply voltage at the time of data write operation or data erase operation, the command register 5 is reset by the output of the detection circuit 6, then the erroneous write or the erroneous erase are prevented.



(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開平5-109291

(43)公開日 平成5年(1993)4月30日

(51) Int. C1.5

識別記号 庁内整理番号 FΙ

技術表示箇所

G 1 1 C 16/06

9191 - 5 L

G 1 1 C 17/00 309 F

審査請求 未請求 請求項の数1

(全7頁)

(21)出願番号

特願平3-264908

(22)出願日

平成3年(1991)10月14日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 田中 智晴

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝総合研究所内

(72)発明者 田中 義幸

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝総合研究所内

(72)発明者 百冨 正樹

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝総合研究所内

(74)代理人 弁理士 鈴江 武彦


最終頁に続く

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【目的】電源電圧変動による誤書込みや誤消去を防止し て高信頼性化を図ったコマンド方式のEEPROMを提 供することを目的とする。

【構成】メモリセルアレイ1に対する各種動作命令を入 カデータに応じて発生保持する命令レジスタ4を有し、 データ書込み或いは消去動作中に電源電圧検知回路6が 電源電圧異常を検出すると、その出力より命令レジスタ 4をリセットするように構成して、誤書込みや誤消去を 防止した。



10



【特許請求の範囲】

【請求項1】半導体基板上に絶縁膜を介して電荷蓄積層 と制御ゲートが積層形成された電気的書き替え可能なメ モリセルを有するメモリセルアレイと、

前記メモリセルアレイに対する各種動作命令を入力デー 夕に応じて発生保持する命令レジスタと、

電源電圧の異常を検出して前記命令レジスタをリセット する手段と、を備えたことを特徴とする不揮発性半導体 記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電荷蓄積層と制御ゲー トが積層形成された電気的書き替え可能なメモリセルを 用いた不揮発性半導体記憶装置(EEPROM)に関す る。

[0002]

【従来の技術】従来よりEEPROMの中で、動作モー ドを入力データによって決定する方式 (コマンド方式) のものが知られている。例えばNANDセル型EEPR OMでは、データ書き込み、データ消去、書込み後のべ 20 リファイ読出し、リセット等のコマンドがある。これら のコマンドは、入力データの一部として外部から取り込 まれて、命令レジスタに保持される。

【0003】例えばデータ曹込みの場合、 曹込みコマン ドがまず入力されて命令レジスタに保持され、引続き1 ページ分の書込みデータが、データ入出力バッファに取 り込まれる。その後、一定の時間(魯込み時間)をまっ てリセットコマンドが入力されるとデータ魯込みモード が終了することになる。リセットコマンドが入力されな い限り、EEPROMは魯込みモードにある。

【0004】ところでNANDセル型EEPROMでは 通常、内部昇圧回路を用いて書込みや消去に必要な高電 圧 Vpp (~20V),中間電圧 VM (~10V)等が発 生される。データ書込み動作は、書き込むべきセルの制 御ゲートに高電圧 Vppを印加した状態で、 ビット線に中 間電圧VM を印加するとデータ"O"書込みとなり、ビ ット線を接地すると浮遊ゲートにトンネル注入がなされ るデータ"1" 書込みとなる。この書込み動作におい て、高電圧 Vppや中間電圧 VM の変化が許容範囲を越え るとデータの書込みが不十分になったり、場合によって 40 は誤書込みが生じる。

【0005】またデータ消去時は、メモリセルアレイが 形成されるp型ウェルや基板に高電圧Vppが印加され、 選択された制御ゲートにOV、非選択制御ゲートにVpp が印加される。これにより、選択セルで浮遊ゲートの電 子が基板に放出される。この消去動作に於いても、高電 圧Vppが正常に出力されないと、消去が出来なかったり する。

[0006]

EEPROMでは、データ書込みやデータ消去動作中に 電源電圧が許容範囲を越えても、外部からリセットコマ ンドが入力されない限りその動作が終了しないので、誤 ったデータが記憶されるという問題があった。

【0007】本発明はこの様な事情を考慮してなされた もので、電源電圧変動による誤書込みや誤消去を防止し て高信頼性化を図ったコマンド方式のEEPROMを提 供することを目的とする。

[0008]

【課題を解決するための手段】本発明に係るEEPRO Mは、メモリセルアレイに対する各種動作命令を入力デ ータに応じて発生保持する命令レジスタを有すると共 に、電源電圧の異常を検出して命令レジスタをリセット する手段を備えたことを特徴とする。

[0009]

【作用】本発明によると、電源電圧が許容範囲を越えた 時にはコマンドが記憶された命令レジスタが自動的にリ セットされて、データ書込みや消去動作ができない状態 にされる。従って誤書込みや誤消去が防止されて、EE PROMの高信頼性が確保される。

[0010]

【実施例】以下、図面を参照しながら本発明の実施例を 説明する。

【0011】図1は、本発明の一実施例に係るEEPR OMの全体のブロック構成である。1はメモリセルアレ イ、2はメモリセルアレイ1中のビット線を選択制御す るビット線制御回路、3はメモリセルアレイ1中の制御 ゲートを選択制御する制御ゲート制御回路、4は魯込 み、読出しデータの入出力およびコマンドデータの入力 30 を行うをデータ入出力バッファ、5はコマンドデータを 保持する命令レジスタ、6は電源電圧検出回路、7はア ドレスデータを取り込むアドレスバッファ、8はデータ **書込みや消去に用いられる高電圧や中間電圧を発生させ** る昇圧回路、9,10はそれぞれ命令レジスタ5からの 命令を受けて消去および曹込み時のクロックを発生する クロック発生回路である。

【0012】電源電圧検出回路6が電源電圧の異常を検 出すると、その検出出力によって命令レジスタ5および データ入出力バッファ4がリセットされ、また命令レジ スタ5のリセットの結果としてクロック発生回路9,1 0もリセットされる。その詳細は後に説明する。メモリ セルアレイ1は、この実施例ではNANDセル型であっ て、その要部構成を示すと図2~図4のようになってい る。 図 2 が N A N D セルを示す平面図であり、図 3 (a) (b) はそのA-A', B-B'断面図である。図4はN ANDセルの等価回路である。

【0013】この実施例では、4個のメモリセルM1~ M4 がそれらのソース,ドレイン拡散層を隣接するもの 同士で共用する形で直列接続されてNANDセルを構成 【発明が解決しようとする課題】従ってコマンド方式の 50 している。この様なNANDセルがマトリクス配列され 10

てセルアレイが構成される。NANDセルの一端のドレインは選択ゲートSG1を介してビット線BLに接続され、他端のソースは、選択ゲートSG2を介して共通ソース線(接地線)に接続されている。各メモリセルの制御ゲートCG1~CG4は、ビット線BLと交差する方向に配設されてワード線WLとなる。

【0014】この実施例では、4個のメモリセルで一つのNANDセルを構成しているが、一般に2のn乗個 (n=1, 2, …)のメモリセルで一つのNANDセルを構成することができる。

【0015】具体的なメモリセル構造は、図3に示す通りである。n型シリコン基板11にp型ウェル11′が形成され、このp型ウェル11′にメモリセルが配列形成されている。周辺回路は、メモリセルとは別のp型ウェルに形成されることになる。p型ウェル11′の素子分離絶縁膜12で囲まれた領域に4個のメモリセルと1個の選択ゲートが形成されている。

【0016】各メモリセルは、p型ウェル11′上に5~20nmの熱酸化膜からなる第1ゲート絶縁膜131を介して形成された50~400nmの第1層多結晶シリコ 20ンにより浮遊ゲート14(141~144)が形成され、この上に15~40nmの熱酸化膜からなる第2ゲート絶縁膜15を介して形成された100~400nmの第2層多結晶シリコンにより制御ゲート16(161~164)が形成されている。各メモリセルのソース,ドレイン拡散層となるn型層19は、隣接するもの同士で共用する形で、4個のメモリセルが直列接続されている。

【0017】NANDセルのソース側端部には、p型ウェル11′上に $5\sim40$ nmの熱酸化膜からなるゲート絶縁膜132を介して第1層多結晶シリコンにより形成されたゲート電極145, 146をもつ選択ゲートが形成されている。ここでゲート絶縁膜132は第1のゲート絶縁膜131と同じでもよい。ゲート電極145, 146には第29名結晶シリコン膜による配線165, 166が重ねて配設されている。これらゲート電極145と165, 146と166は、所定間隔毎にスルーホールで接続されて、低抵抗化される。

【0018】ここで、各メモリセルの浮遊ゲート141~144 と制御ゲート161~164、および選択ゲートのゲート電極145, 156 と配線165, 166 は、チャネル長方向については同一エッチングマスクを用いてパターニングして揃えられている。ソース、ドレイン拡散層となるn型層19は、これらの電極をマスクとして、砒素またはリンのイオン注入により形成されている。

【0019】素子形成された基板上は、CVD絶縁膜17により覆われ、この上にA1膜によりビット線18が配設される。NANDセルの一端のドレインは、選択ゲートを介することなく、直接このビット線18に接続されている。

【0020】この様な構成において、各メモリセルの浮遊ゲート14と基板間の結合容量C1は、浮遊ゲート14と制御ゲート16間の結合容量C2に比べて小さく設定されている。この関係は、図3(a)に示されるように、浮遊ゲート14を素子領域上から素子分離領域上に延在させることにより得られている。

【0021】図5は、電源電圧検知回路6の具体的な構 成である。抵抗R1 とR2 の直列回路およびその接続ノ ードに接続されたNMOSトランジスタQn1と抵抗R3 からなるインバータが電源電圧Vccの"L"レベル側の 異常検出回路部を構成している。抵抗R3 とR4 の直列 回路およびその接続ノードに接続されたNMOSトラン ジスタ Qn2と抵抗R6 からなるインバータが電源電圧V ccの"H"レベル側の異常検出回路部を構成している。 一方のインバータの出力ノードN1 は、2段のCMOS インバータ I1, I2 を介してCMOSNORゲートG 1 の一つ入力端子に接続され、他方のインバータの出力 ノードN2 は1段のCMOSインバータI3 を介してN ORゲートG1 のもう一つの入力端子に接続されてい る。NORゲートG1 の出力はインバータバッファ I4 を介して、電源異常検出信号
øabとして出力されように なっている。抵抗R1 , R2 , R3 , R4 は、次のよう な関係に設定されている。

R1 /R2 <R3 /R4

【0022】この結果、インパータのノードN1,N2 の電源電圧Vccとの関係は、図6に示すようになる。電源電圧Vccの比較的低い値Vccmin でNMOSトランジスタQn1がオンになり、これより高い値Vccmax でNMOSトランジスタQn2がオンになる。

30 【0023】従って、インバータI1~I4とNORゲートG1によって、

Vccmin < Vcc < Vccmax

の電源電圧において、 ϕ abが "L" レベルになる。これが電源電圧が正常である許容範囲を示す。この範囲を外れると、電源電圧異常として ϕ abが "H" レベル出力を出すことになる。

【0024】図7は、命令レジスタ5の構成例である。データ入出力バッファ4からのコマンド出力Dcommand、リセットコマンド信号 ØRESET、電源電圧異常検出 信号 Øab、および電源立ち上げ時にリセット用に発生されるパワーオン信号 ØPON を入力とし、これらがCMOSNANDゲートG2とCMOSインバータ I9によりAND論理がとられる。すなわちコマンド出力Dcommandは、リセットコマンド信号 ØRESET、電源電圧異常検出信号 Øab、パワーオン信号 ØPONのすべてが"L"レベルのときにこのレジスタに蓄えられ、リセットコマンド信号 ØRESET、電源電圧異常検出信号 Øab、パワーオン信号 ØPONのいずれかが"H"レベルになったときにリセットされる。

50 【0025】PMOSトランジスタQp1~Qp4とNMO

6

5

Sトランジスタ $Qn3\sim Qn6$ は、CMOS転送ゲートを構成している。CMOSインバータI5, I6、およびI7, I8がレジスタ部である。リセット用トランジスタとしてVMOSトランジスタ $Qn7\sim Qn12$ が設けられている。

【0026】図8は、この命令レジスタの動作を示す波形図である。レジスタ制御信号 ϕ wlが"L"レベル,/ ϕ wlが"H"レベルとなり、 ϕ w2が"H"レベル,/ ϕ w2が"L"レベルとなって、コマンド情報Dcommand はインバータI5,I6で構成されるレジスタ部に入力さ I0れる。その後、 ϕ wlが"H"レベル,/ ϕ wlが"L"レベル、 ϕ w2が"L"レベル,/ ϕ w2が"H"レベルとなってその情報がラッチされて、 ϕ commad として出力される。

【0027】電源電圧異常検出信号 ϕ abが"H"レベルになると、コマンド出力Dcommandの取り込みはNANDゲートG2の部分で阻止され、またリセット用NMOSトランジスタQn θ , Qn12がオンになって、命令レジスタはセットされる。

【0028】図9は、図1の昇圧回路8の具体的な構成 20 例である。NMOSトランジスタQn13 \sim Qn22 とキャパシタC1 \sim C5 により構成されるチャージポンプによる昇圧部は従来より広く用いられている。この実施例では、キャパシタC1 \sim C5 の端子を駆動するクロックめp,/ ϕ p の負荷を低減する目的で、各キャパシタC1 \sim C5 毎にクロック入力端子にCMOSインバータI10 \sim I14が設けられている。

【0029】図10は、電源電圧Vccと昇圧された高電 圧Vppの関係を示す。高電圧Vppは高すぎても低すぎて もメモリセルの書き込みや消去特性に悪影響を与えるた 30 め、許容範囲がある。この高電圧Vppの許容範囲から、 先に説明した電源電圧の許容範囲Vccmin <Vcc<Vcc

max が決まることになる。

[0030]

【発明の効果】以上説明したように本発明によれば、書込み或いは消去動作中の電源電圧異常を検出してデータ破壊を防止するようにした信頼性の高いコマンド方式の EEPROMを提供することができる。

【図面の簡単な説明】


【図1】本発明の一実施例に係るEEPROMの構成を示すブロック図。

- 【図2】同実施例のNANDセル構成を示す平面図。
 - 【図3】図2のA-A′およびB-B′断面図。
 - 【図4】同実施例のNANDセルの等価回路図。
 - 【図5】同実施例の電源電圧検出回路の構成を示す図。
- 【図6】その電源電圧検出回路の動作原理を説明するための図。
- 【図7】同実施例の命令レジスタの構成を示す図。
- 【図8】その命令レジスタの動作を説明するための波形図。
- 【図9】同実施例の昇圧回路の構成を示す図。
- 0 【図10】その昇圧回路の特性を示す図。


【符号の説明】

- 1…メモリセルアレイ、
- 2…ビット線制御回路、
- 3…制御ゲート制御回路、
- 4…データ入出力バッファ、
- 5…命令レジスタ、
- 6…電源電圧検知回路、
- 7…アドレスバッファ、
- 8 … 昇圧回路、
- 30 9…消去系クロック発生回路、
 - 10…曹込み系クロック発生回路。


【図4】



【図5】





【図1】




【図2】 | -B


[図3]














[図7]




【図8】







【図10】



フロントページの続き

(72)発明者 伊藤 寧夫

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

(72)発明者 岩田 佳久

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内